你追我赶的英特尔和台积电

编者按：本文来自微信大众号“半导体职业调查”（ID：icbank），作者 张健keya，36氪经授权发布。

集成电路刚被创造出来的时分，其时的特征尺度大约是10μm（10000nm），之后逐渐缩小到了5μm、3μm、1μm、0.8μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm、16nm、10nm，开展至今，台积电现已开端量产7nm+（选用EUV的7nm）的芯片了，下一年还将量产5nm的。在这个进程傍边，制程共阅历了20几代革新，未来几年，3nm、2nm芯片也将完成量产。从5μm到5nm，完成了1000倍的改变，大约阅历了40多年的时刻。

人的头发横截面直径大约是80μm，以选用28nm制程工艺的SRAM为例，能够在头发的横截面上放20735个这个样的SRAM单元，跟着微缩技能的开展，在直径为80μm的横截面上，能够包容越来越多的SRAM单元了。这首要是由光刻工艺及其技能演进完成的。

但是，跟着特征尺度的不断微缩，逐渐到达了半导体制作设备和制程工艺的极限，眼下，集成电路的晶体管数量，以及功耗和功能现已很难像曩昔40年那样，简直一向在顺利地呈现出线性的开展态势（也便是依照摩尔规律演进），并且，不光工艺难度越来越大，本钱也高得吓人，能够供给10nm及更先进制程工艺芯片制作的厂商只剩下台积电、三星和英特尔这三家。

在这三家中，真实引领摩尔规律向前演进的仍是英特尔和台积电这两强，这两家公司一向是摩尔规律的支持者，台积电更是以为，半导体制程工艺能够依照摩尔规律，演进到0.1nm。而在这两强傍边，台积电后发先至，在最近5年左右的时刻里，在半导体制程工艺上一向压英特尔一头，不过，台积电成立于1987年，而英特尔成立于1968年，且摩尔规律便是由英特尔创始人之一的戈登·摩尔（Gordon Moore）于1965年提出来的。

因而，真实随同芯片制作和摩尔规律从诞生，到开展壮大，再到现在的缓慢前行，便是英特尔了，经过该公司的芯片开展进程，以及制程节点的演进和晶体管数量的提高，能够对半导体工艺和摩尔规律的开展有一个直观和体系的知道。

从第一款商用处理器到10nm芯片

1965年4月，《电子学》杂志（Electronics Magazine）第114页宣告了戈登·摩尔（时任仙童半导体公司工程师）编撰的文章〈让集成电路填满更多的组件〉，文中预言半导体芯片上集成的晶体管和电阻数量将每年增加一倍，这也便是摩尔规律的雏形。

1975年，摩尔在IEEE世界电子组件大会上提交了一篇论文，依据其时的实践情况对摩尔规律进行了批改，把“每年增加一倍”改为“每两年增加一倍”，而遍及盛行的说法是“每18个月增加一倍”。但1997年9月，摩尔在承受一次采访时声明，他从来没有说过“每18个月增加一倍”。

1968年，也便是摩尔提出摩尔规律开端版别后三年，他与朋友联合创立了英特尔公司，该公司开端是以规划和出产存储器为主，后来依据使用和商场开展趋势，逐渐将事务重心搬运到了处理器上。

1971年，英特尔发布了世界第一块商用微处理器4004，其时选用的是10μm制程工艺，使得该芯片上集成了2250个晶体管。

1979年，该公司又推出了处理器8086，选用了3μm制程工艺，使得该芯片上集成了29000个晶体管，较10μm工艺有了10几倍的提高，这也是摩尔规律演进的初次价值表现。

1982年，英特尔推出了80286，选用1.5μm制程，晶体管数量到达了134000个。

1985年，该公司推出了闻名的386系列处理器，将制程工艺节点提高到了1μm，这使得晶体管数量又猛增到275000个，与3μm比较，又提高了近10倍。

1989年，英特尔推出了486系列处理器，选用0.8μm制程，使得晶体管数量到达120万个。

1993年，该公司推出了首款飞跃处理器，选用0.8μm制程，晶体管数量则提高到了310万个。

1995年，推出了飞跃Pro，将制程工艺节点演进到了0.6μm~0.35μm，然后使得晶体管数量到达了550万个。

2000年，该公司又推出了飞跃4系列处理器，选用了0.18μm制程，晶体管数量到达4200万个。

2006年，推出了酷睿系列处理器，选用了65nm制程，晶体管数量突破了1亿，到达1.51亿个。

2010年，英特尔又推出了酷睿i7-980x，选用了32nm制程，晶体管数量突破了10亿，到达11.7亿个.

2015年，推出了酷睿i7-4960x处理器，选用了22nm制程，使得晶体管数量提高到了18.6亿个。

开展到最近两三年，英特尔处理器则以14nm为首要制程。

从2007年开端，英特尔在制程方面，进入了闻名的“Tick-Tock”节奏，“Tick”代表制程工艺提高，而“Tock”代表工艺不变，芯片中心架构晋级。一个“Tick-Tock”代表完好的芯片开展周期，耗时两年。

依照Tick-tock节奏，英特尔能够跟上摩尔规律的演进，大约每24个月能够让晶体管数量翻一番。2015年，该公司宣告选用“架构、制程、优化” (APO，Architecture Process Optimization)的三步走战略。这意味着每36个月，晶体管数量才会翻一番。

自2015年至今，英特尔已在14nm制程节点处逗留约4年时刻，从Skylake（14nm）、Kaby Lake（14nm+）、CoffeeLake（14nm++），一向在更新14nm制程。其10nm原方案于2016年推出，但阅历了屡次推延，直到本年才完成量产。

台积电后发先至

与英特尔相似，台积电跟从摩尔规律的脚步一刻也没有停歇，并且，台积电凭仗晶圆代工事务后发先至，赢得了智能手机年代苹果、高通、华为海思等大客户。台积电于2015下半年量产 16nm FinFET工艺，这与英特尔的14nm量产时刻根本同步。尔后4年，英特尔重复晋级14nm节点，10nm阅历屡次跳票。而台积电则于2017年量产10nm工艺，并于2018年首先推出7nm工艺，然后在紧跟摩尔规律脚步方面，开端领先于英特尔。而英特尔10nm制程再三推延，后段选用多重四图画曝光（SAQP）良率较低可能是首要原因。

7nm方面，EUV是未来更先进制程不可或缺的东西，英特尔选用EUV两层曝光技能已有提早布局，仍有望按原定方案量产，因为英特尔7nm节点不再面对SAQP四重曝光技能难题，而是EUV两层曝光，有望按原方案，于2020年量产。

而从晶体管密度、栅极距离、栅极长度等目标来看，英特尔的14nm、10nm节点则要优于台积电，2014年，英特尔发布的14nm节点，每平方毫米3750万个晶体管，台积电16nm节点约为每平方毫米2900万个晶体管。英特尔14nm节点栅极长度24nm，优于台积电的33nm。10nm方面，英特尔的晶体管密度为每平方毫米1.008亿个，台积电10nm节点晶体管密度为每平方毫米4810万个。

现在来看，台积电略占上风，未来开展，要害要看英特尔10nm量产进展。就现在已发布的技能信息来看，英特尔继续更新的14nm与台积电的10nm处于同一量级，台积电已量产的7nm制程明显优于英特尔14nm的。可见，台积电在量产时刻上略占上风，而实践技能储备不同不大。

结语

英特尔与台积电是摩尔规律演进的首要推进力气，而前者创始了该规律，并为其开展打下了根底，后者则后发先至，在商业模式占优、且勇于重金投入的情况下，带动了工业开展。但现在来看，摩尔规律明显遇到了极大的应战，或者说进入了困境，作为其坚决支持者的英特尔和台积电，也正在想着各种方法连续这一规律。